脆弱性緩和技術の最前線

CPU レベルの技術



FFRI Security, Inc. 株式会社 F F R I セキュリティ リサーチ・エンジニア 中川 恒



イントロダクション

脆弱性緩和技術と脆弱性攻略技術は、イタチごっこを繰り返しながら互いに発展を続けてきた。これまで、ASLR、 W ^X、stack canary など様々な緩和技術が導入されてきた [1]。しかし、例えば W ^X については Return-Oriented-Programming (以下、ROP) などのいわゆる code-reuse attacks によりバイパス可能であることが示され [2]、その対策 として Control Flow Integrity (以下、CFI) を担保する技術が登場している [3]。すなわち、新しい緩和技術の導入が新 しい脆弱性攻略技術を生み、さらに脆弱性緩和技術が強化されるという歴史をたどっている。

その歴史の中で、近年 CPU レベルでの脆弱性緩和技術が登場している。例えば、Tiger Lake 以降の Intel CPU には shadow stack による return address の改竄検知を行う技術が導入されている [4]。Arm においても Armv8 では脆弱性 緩和のための命令拡張が多く導入されており、v8.3 ではポインタに認証用のコードを挿入し、return address や関数ポ インタの改竄を検知する Arm PAC が導入されている。v8.5 においては間接分岐命令の分岐先を制限する Arm BTI な どが導入されている [5]。Arm PAC については iOS において導入されており [6]、return address や関数ポインタの改 竄検知に利用されている。

本文書はこのような近年導入が進みつつある CPU レベルでの脆弱性緩和技術のうち、Intel や Arm の CPU に実装 されている、あるいは今後実装される予定のものに絞って技術的詳細を説明し、こうした技術の導入により具体的に どういった脆弱性攻撃に対して有効な対策となるのかを紹介する。また、近年の OS とコンパイラにおけるサポート 状況についても説明する。特に Windows については、 Insider Preview Builds の Windows の独自のリバースエンジ ニアリング結果から得られた最新の実装状況について説明する。



Table of Contentes

1.	用語の整理	3
1.1	Control flow hijacking	3
1.2	Spatial/Temporal memory safety	3
1.3	Code pointer integrity	4
2.	CPU レベルの脆弱性緩和技術	5
2.1	Intel CET	5
2.2	Intel CET SHSTK	5
2.3	Intel CET IBT	6
2.4	Arm Branch Target Identification (BTI)	7
2.5	Arm Memory Tagging Extension (MTE)	7
2.6	Arm Pointer Authentication Code (PAC)	8
3.	OS とコンパイラにおけるサポート状況	10
3.1	Intel CET SHSTK	10
3.2	Intel CET IBT	14
3.3	Arm PAC	14
3.4	Arm MTE	16
4.	バイパス手法の研究	18
5.	まとめと今後の展望	19
参考文献		20



1. 用語の整理

本章では本文書を理解する上で必要な用語を整理 する。

1.1 Control flow hijacking

本文書では control flow をプログラムを構成する basic block の実行順序と定義する。ここで、basic block とは 内部に分岐を持たず、最初の命令が実行の開始点、末尾 の命令が実行の終了点となっている命令列のことを指 す。以下に x64 アセンブリでの例をあげる (ソースコー ド 1.1 を参照)。

```
: basic block 0
func:
        cmp edi, esi
        jg tagl
; basic block 1
       mov eax, edi
        sub eax. esi
        ret
; basic block 2
tag1:
        mov eax, edi
        add eax, esi
        ret
   ソースコード 1.1 3 つの basic block より構成される
  x64 アセンブリコード
```

コメントに示したとおり、上記アセンブリは basic block 0、1、2の3つにより構成されている。この3つ の basic block は末尾に分岐命令 (ret や jg など)を持ち、 末尾以外には分岐命令を持たないことがわかる。

プログラムに脆弱性が存在する場合、攻撃者により return address や間接分岐命令の分岐先が書き換えられ、 プログラム作成者の意図しない control flow でコード が実行される。これを control flow hijacking と呼ぶ。 control flow hijacking は以下の 2 つに大別される。

- Forward-edge の control flow hijacking: 関数ポイン タ・仮想関数テーブルの書き換え等により、間接分 岐命令の実行時に control flow を攻撃者の意図した ものに変更
- Backward-edge O control flow hijacking: return ad-

dress の書き換えにより、関数 return 時に control flow を攻撃者の意図したものに変更

1.2 Spatial/Temporal memory safety

Spatial memory safety とはメモリ参照がポインタで指 し示されるオブジェクトや配列の領域内にある性質のこ とを指す。ソースコード 1.2 に spatial memory safety が 破られているプログラムの例を示す。

```
void func() {
        // off-by-one error
        char buffer[10];
        for (int i = 0; i \le 10; i ++) {
                buffer[i] = i; // spatial memory
                      safety is violated when i
                     == 10
        }
        // ...
```

ソースコード 1.2 spatial memory safety を破る例

ソースコード 1.2 は、stack に確保した buffer が char 型の長さ10の配列になっているのに対し、配列の境界 外である 11 番目の要素に値を書き込んでいる *1。そ のため、このコードは spatial memory safety を満たさ ない。

Temporal memory safety とはオブジェクトへのポイン タを介した全てのメモリ参照が、そのオブジェクトが有 効なタイミングで行われている性質のことを指す。ここ で有効とは解放済みではない領域のことを指す。ソース コード 1.3 に、temporal memory safety が破られている 例を示す。

```
void func() {
        11 ...
```

}

char* buffer = (char*)malloc(10);

// do something ...

free(buffer); // freeing buffer

^{*1} C 言語において配列のインデックスは 0 始まりであるため、 buffer[10] で 11 番目の要素にアクセスすることとなる



```
for (int i = 0; i < 10; i++) {
        buffer[i] = i; // <--- access
        although buffer was freed.
}
// ...</pre>
```

ソースコード 1.3 temporal memory safety を破る例

ソースコード 1.3 では malloc で確保された buffer が 解放されているにも関わらず、矢印の箇所でアクセスさ れている。そのため、temporal memory safety が満たさ れていない。

1.3 Code pointer integrity

}

Code pointer integrity とは return address や関数ポイ ンタなどプログラムに使われる code pointer の完全性が 保たれている状態のことを指す [7]。例えば stack ベー スのバッファオーバーフローにより、return address の 書き換えが起きる場合は、code pointer integrity が満た されない。

Code pointer integrity の violation への緩和技術とし て、関数ポインタの暗号化がこれまでに提案されてい る。関数ポインタの暗号化は C 言語の標準ライブラリ として入ることはなかったものの、MSVC では現在で も EncodePointer 関数 と DecodePointer 関数として専用 の API が用意されている。以下に示すソースコード 1.4 は参考文献 [8] のサンプルコードにコメントをつけたも のである。

```
#include <Windows.h>
```

```
// printf への関数ポインタを暗号化し、log_fn に
代入
void *log_fn = EncodePointer(printf);
/* ... */
// 復号し、fn に代入
int (*fn)(const char*, ...) = (int(*)(const char
*, ...)) DecodePointer(log_fn);
fn("Hello\n");
ソースコード 1.4 関数ポインタの暗号化を行う API
の利用例
暗号化に用いたキーの推定が困難という条件付きでは
```

あるが、こうした関数ポインタの暗号化により攻撃者に

よる関数ポインタの改竄は困難になる。

一方、間接関数呼び出し毎に関数ポインタの復号が必要となるため、頻繁に呼び出す関数に対して適用する場合、パフォーマンスへの影響に注意する必要がある。また、復号なしに元の関数ポインタの値を特定できないため、デバッグが困難になる点にも注意が必要である。



2. CPU レベルの脆弱性緩和技術

本章より CPU レベルの脆弱性緩和技術の詳細につい て説明する。これまで提案された緩和技術は大きく以下 のカテゴリに分類される。

- Control flow hijacking からの防御による脆弱性緩和 技術
 - Intel Control-flow Enforcement Technology (以下、CET)
 - Arm Branch Target Identification (以下、BTI)
- Spatial/Temporal memory safety の violation の検知 による脆弱性緩和技術
 - Arm Memory Tagging Extension (以下、MTE)
- Code pointer integrity の violation の検知による脆弱性緩和技術
 - Arm Pointer Authentication Code (以下、PAC)

2.1 Intel CET

Intel CET は Tiger Lake 世代以降の Intel CPU に搭載 された脆弱性緩和技術である。以下の 2 つによって構 成される。

- Shadow Stack (以下、SHSTK): backward-edge の control flow hijacking から防御する技術
- Indirect Branch Tracking (以下、IBT): forward-edge
 の control flow hijacking から防御する技術

2.2 Intel CET SHSTK

SHSTK とはスレッド作成時に OS が確保する stack 領域 (以下では data stack と呼称) とは別に用意された、 耐タンパ性を有した *¹メモリ領域であり、この領域を 使った脆弱性緩和技術である。以下、緩和技術そのもの について指す場合には SHSTK、領域自体を指す場合に は shadow stack と表記する。

SHSTK が有効になっている Intel CPU は call 命令実 行時、return address の値を data stack と shadow stack の両方に push する (図 2-1 を参照)。shadow stack に



図 2-1 data stack と shadow stack に push される return address の対応関係を示した図(ここで、 sp は data stack のトップを示し、 ssp は shadow stack のトップを示す)

push された値は、次の ret 命令の実行時に pop され、 data stack から pop された値との比較が行われる。この 比較結果は通常同じになるが、攻撃者によって return address が書き換えられた場合には異なる値となる。そ の場合、Control Protection 例外が発生し、プログラムは 終了する。

先述の通り、shadow stack は耐タンパ性を有している ため、攻撃者が data stack に存在する return address の値 の書き換えと同時に shadow stack の該当する値を書き 換えることは困難である。そのため、return address の 書き換えによる backward-edge の control flow hijacking に対する強力な緩和技術として機能する。

また、SHSTK は return address の改竄検知を追加の命 令の実行なしに行えるという利点も持ち合わせている。 つまり、call と ret 命令実行時に shadow stack への push と pop が行われ、さらに data stack にある return address と一致することの確認まで自動的に行われる。そのた め、パフォーマンスに与える影響を最小限に抑えること が可能である。

ここで、stack canary による緩和技術との比較につい て述べておく。SHSTK は stack canary と比較してより バイパスされにくい緩和技術である。stack canary では 連続したデータを書き換える関数 (strcpy や memcpy な ど) でのオーバーフローによる return address の書き換 えからしか防御できない。しかし、SHSTK の場合、そ

^{*1} ここで「耐タンパ性を有する」とは shadow stack 専用のメモリ 保護属性により、通常のロードとストア命令による変更が制限 されていることを指す。



れ以外の場合 (例えば、format string bug があり、任意 のアドレスが書き換えられる状況など) であっても防御 可能である。

一方、SHSTK の運用にあたって誤検知への考慮が必要である。例えば、setjmp や longjmp などによる大域 脱出やコンテキストスイッチが発生した場合、shadow stack に push した return address の値と次の ret 命令の 際に取り出される値は異なる。そのため、誤検知し例外 が発生する。この問題は、スレッドごとにそれぞれ独立 した shadow stack 領域を用意し、shadow stack のトップ (ssp)をコンテキストスイッチのタイミングで適切に切 り替えることにより回避可能である。

最後に、SHSTK のソフトウェア実装といえる Return Flow Guard (RFG) [9,10] との比較から、ソフトウェア レベルで実装することの問題点と CPU レベルで実装す ることの利点について説明する。

RFG は Microsoft によって試験的に導入された脆弱 性緩和技術である。原理としては図 2-2 に示すように、

- 関数のプロローグにおいて mov rax, [rsp] により return address を取り出し、mov fs:[rsp], rax で shadow stack にその値をコピー
- 2. 関数のエピローグにおいて mov rcx, fs[rsp] により shadow stack から値を取り出し、return address の 値と比較

という流れで、return address の改竄を検知し、プログ ラムを終了させるというものである。

しかしながら、RFG は 検証の結果、不採用となって いる。不採用となった経緯と理由については文献 [10] に詳しいが、要因の 1 つとして race condition の問題 が挙げられている。ここでいう race condition の問題と は、適切なタイミングで data stack 上の return address の値を書き換えることで、改竄検知をバイパスできるこ とを指す。先述したとおり、RFG は関数 call の直後に、 shadow stack に return address の値を push する。ここで 関数 call の直後、shadow stack への push の直前という タイミングで data stack の return address が改竄される 場合を考える。この場合、shadow stack に push される のは改竄後の return address であるため、改竄されてい るにも関わらず、関数エピローグでの改竄検知をバイパ スできる。Intel CET SHSTK の場合、関数 call と同時



If attacker changes the return address at these points RFG is defeated

図 2-2 RFG において関数のエピローグとプロローグ に挿入される検査コードを示した図 (文献 [10] より 転載)

に shadow stack へ return address の値が push されるた め、この race condition の問題は発生し得ない。SHSTK はソフトウェアレベルでの解決が困難な race condition の問題を CPU レベルで解決しているといえる。

この race condition の問題は call 命令実行と同時に return address を data stack に push する x86/x64 という ISA の仕様により生じている。return address を専用の レジスタに格納する、例えば Arm や RISC-V の場合に はこの問題は発生しない。そのため、他の ISA では race condition の問題が生じない形でソフトウェアでの実装 が実現できる。すでに、Android 10 において Shadow Call Stack (SCS) と呼ばれる SHSTK のソフトウェア実 装が導入されている [11]。

2.3 Intel CET IBT

IBT は、間接分岐命令の分岐先を制限することで、 forward-edge の control flow hijacking から防御する技術 である。IBT では endbr という新しい命令が追加され ており、これが間接分岐命令の分岐先の"目印"となる。 間接分岐命令の実行後、次の命令が endbr の場合、プロ グラムは正常に実行を継続するが、endbr でない分岐先 に移った場合、例外が発生しプログラムは終了する。攻 撃者は関数ポインタの書き換えにより、JOP ガジェット やシェルコードなどに制御を移そうとするが、IBT が有





図 2-3 IBT の動作の概要を表した図

効になっている場合、それが困難となる。

上記の振る舞いは CPU の内部的には以下のように なっている。

- ・間 接 分 岐 命 令 の 実 行 後、CPU は WAIT_FOR_ENDBRANCH 状態に遷移
- 次の命令として endbr を実行した場合、 WAIT_FOR_ENDBRANCH から SUSPEND 状態 に遷移
- 次の命令として endbr 以外を実行した場合、Control
 Protection 例外を送出

IBT をソフトウェア実装したものが CFG といえ る [12]。CFG では信頼できる間接分岐先アドレスを ビットマップとして管理する。間接分岐命令を実行する たびに、分岐先アドレスがビットマップに含まれる信頼 できるアドレスかを検査し、含まれていない場合に例外 を出す仕組みとなっている。

IBT は後方互換性を保つよう設計されており、Intel CET をサポートしていないプロセッサでは endbr 命令 は nop として扱われる。また、IBT を有効にせずコンパ イルした共有ライブラリとリンクし、実行可能とするた めの機能も有している。これは、IBT による分岐先の検 査を無効にする例外リストによって実現されている。こ の例外リストは legacy code page bitmap と呼ばれ、ペー ジ単位で間接分岐命令の次の命令が endbr でなくともよ いアドレスを指定できる。

2.4 Arm Branch Target Identification (BTI)

Arm BTI は Armv8.5-A で利用可能な拡張機能であ る。BTI は IBT と同様に、br や blr 命令による分岐先を

命令とオペランド	許される分岐元の命令
bti c	link 付きの間接分岐命令 (blr など)
bti j	link なしの間接分岐命令 (br など)
bti cj	全ての間接分岐命令

図 2-4 Arm bti 命令のオペランドとしてとり得る値の 一覧とその意味

制限することで、forward-edge の control flow hijacking から防御するための技術である。endbr に相当する命令 として bti 命令が追加されている。IBT と異なり、分岐 元で実行された命令が br か b もしくはその両方である ことを、bti 命令の引数として指定できる (図 2-4)。

この制約により、利用可能な JOP ガジェットの数が IBT より制限される。

2.5 Arm Memory Tagging Extension (MTE)

Arm MTE は tagged memory を実現する Armv8.5-A で利用可能な拡張機能である。tagged memory とはメモ リを複数のブロックに分割し、それぞれに tag bit と呼 ばれるメタデータを付与したメモリのことである。この tag bit の値を色に見立てるとメモリが色分けされること から memory coloring とも呼ばれる。

tagged memory ではメモリアクセス時のポインタにも メタデータが付与される。ポインタのメタデータが"鍵" に、メモリのメタデータが"錠"に対応する。この2つの メタデータが一致する場合にはアクセスが成功する。一 方、一致しない場合には例外を送出し、プログラムは終 了する。

Arm MTE の場合、tag bit としてポインタの上位 4 bit にメタデータが付与される。仮想アドレスから物理ア ドレスの変換は、上位 8 bit を除外した上で行われ、正 常なアクセスが保証される (これは Top-Byte-Ignore と 呼ばれる)。アクセス時にはデータへのアクセスに加え pointer のタグデータと、アクセスするメモリに含まれ るタグデータの2つが照合され、不一致の場合には例外 が送出される。

Arm MTE による heap オーバーフローを検知する例 を以下に示す。図 2-5 では buffer という領域が malloc を通じて heap 領域に確保されている。malloc は buffer の領域に 0b1100 というタグデータを付与し、buffer ポ インタの上位 4 bit にも 0b1100 という同じタグデータ



<pre>char* buffer = (char*)malloc(1</pre>	16); // pointer tag is 0b1100
tag: 0b1100	tag: 0b0011
OK buffer [0] = 40;	NG (mismatch between pointer tag (0b1100) and memory tag (0b0011)) buffer[17] = 14;
図 2-5 Arm MTE による酢	例の領域外参照の検知の例
free(buffer); // memory tag	g changes (0b1100 -> 0b0101)
tag: 0b0101	tag: 0b0011
NG (mismatch betwe pointer tag (0b1100) a	en nd memory tag (0b0101))
buffer [0] = 65;	

図 2-6 Arm MTE による Use-After-Free 検知の例

を付与する。buffer[0] = 40; とアクセスした場合、buffer ポインタの持つタグデータとメモリに存在するタグデー タが一致し、プログラムは通常通り実行を継続する。一 方、buffer[17] = 14; とアクセスした場合、buffer ポイン タの持つタグデータとメモリに存在するタグデータが 一致しない。そのため、アクセス時には例外が送出され る。これにより、領域を超えてのアクセスが制限され、 heap オーバーフローを検知できる。

また、Arm MTE は heap オーバーフローなどの spatial memory safety の violation の検知に加え、UAF などの temporal memory safety の violation の検知にも利用で きる。

UAF を検知例を以下に示す。図 2-6 は malloc によ り確保された buffer が free を通じて解放されたあと、 buffer[0] = 65; により再びアクセスされることを示す。 free では渡された領域に別のタグを振り直す処理が行 われる。これにより、buffer が指す領域のタグデータは 0b1100 から 0b0101 へと変化する。そのため、使用済 みの領域に buffer ポインタを用いてアクセスする場合、 buffer ポインタのもつタグデータ 0b1100 と領域のタグ データ 0b0101 が一致しないため、例外が送出される。

Arm MTE は heap 領域のみならず、stack 領域のオー バーフロー検知にも利用できる。これは、stack フレー ム生成時、各変数にそれぞれ別のタグを付与することで

63	55 va_size	va_size-1 0
PAC	PAC	
	Jel	·
reserved / tag	reserved	address
upper/l	ower bit	

図 2-7 64-bit Arm アーキテクチャのポインタのうち、 仮想アドレスとして使っている bit とそれ以外の bit の 内訳を示した図 (例えば Linux の場合 va_size の値は 39)

行える。この詳細は第3章で説明する。

2.6 Arm Pointer Authentication Code (PAC)

Arm PAC は、ポインタの改竄を検知するためのポイ ンタ認証コード (以下では PAC) をポインタに挿入する 技術である。64-bit Arm アーキテクチャでは、ポイン タには仮想アドレスとして使っていない bit が存在す る (図 2-7)。この使っていない bit にメタデータとして PAC を挿入するのが Arm PAC である。

Arm PAC ではポインタに PAC を挿入する命令と PAC 付きポインタの認証命令がそれぞれ用意されている。

- pac* 命令 (paciasp や pacda など): PAC を対象のポ インタ、コンテキスト、キーを元に生成し、ポイン タの上位ビットに挿入
- aut* 命令 (autiasp や autda など): PAC 付きポイン タの認証を行い、認証に成功した場合には PAC な しのポインタを生成、失敗した場合には無効なポイ ンタを生成

認証に失敗した場合には無効なポインタが取り出さ れるため、例えばプログラムカウンターが無効な値に なり、アクセス違反でプログラムは終了する。これに より、return address や関数ポインタの改竄の検知を行 える。

return address の改竄検知を例として挙げる (図 2-8)。 図 2-8 で示した例では main の最初にある命令 paciasp により、lr の上位ビットに認証コードが挿入される。lr の値は次の stp 命令により stack に退避され、main 関数 の処理が実行された後、ldp 命令により復帰される。復 帰された lr の値には認証コードが含まれており、続く autiasp による認証が行われ、生のポインタが取り出さ





図 2-8 Arm PAC による return address への PAC 挿入 をソースコード例とともに示した図

れる。main 関数の処理内で stack の内容が改竄された 場合、認証直後の lr の値が無効な値となり、ret lr 命令 実行時にアクセス違反によりプログラムが終了する。こ れにより、backward-edge の control flow hijacking から 防御が可能となる。

Arm PAC 相当の機能をソフトウェアで実装する場合、 PAC 生成ごとに暗号化する関数の呼び出しが必要にな り、パフォーマンスの低下が見込まれる。一方で Arm PAC では暗号化がハードウェア実装されており、高速 に行える。return address への PAC 挿入のように、頻繁 に暗号化が必要となる場合、暗号化処理がハードウェア 実装されていることで、パフォーマンスへ与える影響を 最小限に抑えることができる。

Arm PAC は Armv8.3 から optional 扱いの機能として 導入されている。iPhone で利用されている Apple A12 Bionic 以降の Arm CPU では PAC はすでに利用可能で あり、iOS の一部のプログラムでは、PAC 挿入とその認 証処理が行われている [6]。



3. OS とコンパイラにおけるサポート状況

1k

Debug Directories			
Time Type	Size RVA	Pointer	
5F48BCBE cv	6F 0001A310	19710	Format: RSDS, {CB016259
5F48BCBE feat 5F48BCBE coffgrp 5F48BCBE iltcg 5F48BCBE dllchar	14 0001A380 2B8 0001A394 0 00000000 4 0001A64C	19780 19794 0 19A4C	Counts: Pre-VC++ 11.00= 4C544347 (LTCG)
00000001 extend CET	ed DLL character compatible	istics	

図 3-1 /CETCOMPAT フラグを有効にしてコンパイ ルしたバイナリの extended DLL characteristics の対応 するフラグが有効になることを示した図

3.1 Intel CET SHSTK

SHSTK は Windows と Linux、またそれぞれの OS で 使われているコンパイラである GCC と MSVC におい てサポート済みである。ここでは Windows のサポート 状況についてそのリバースエンジニアリング結果も含め て紹介する。Linux については触れないが、SHSTK サ ポート用のパッチがすでに提供されている [13]。

以下では Windows 10 (build version 20190.1000) の結 果を示す。なお、Insider Preview Builds の Windows の 結果となるため、将来的に変更の可能性があることを注 記しておく。

また、過去 Black Hat Asia 2019 において Windows に おける SHSTK サポートに関するリバースエンジニアリ ングの結果が公表されているが [14]、今回ここに示す結 果と一部違う箇所がある。

3.1.1 コンパイラサポート

MSVC (2019 version 16.7 以降) では新しい linker flag として /CETCOMPAT が追加されており、このフラグを 有効にしてビルドすると、extended DLL characteristics の対応するフラグが有効となる (図 3-1 を参照)。このフ ラグが有効になった実行ファイルが実行される際、最新 の Windows カーネルでは Intel CET SHSTK の CPU サ ポートを確認後、SHSTK による防御が有効となる。

3.1.2 Kernel opaque structure の変更

ここから、OS におけるサポート状況について説明 する。

まず EPROCESS と KTHREAD 構造体に加えられた、 SHSTK に関係する変更点について見ることとする。以

<pre>d> dt -b n +0x9d4 Mi +0x9d4 Mi +0x900 +0x000 +0x000 +0x000 +0x000 +0x000 +0x000 +0x000 +0x000 +0x000 +0x000 +0x000 +0x000 +0x000</pre>	tl_EPROCESS MitigationFlags2. tigationFlags2 : Uint4B tigationFlags2Values: EnableExportAddressFilter : Pos 0, 1 Bit AuditExportAddressFilterPlus : Pos 2, 1 Bit EnableExportAddressFilterPlus : Pos 2, 1 Bit AuditExportAddressFilterPlus : Pos 3, 1 Bit EnableRopStackPivot : Pos 4, 1 Bit AuditRopStackPivot : Pos 5, 1 Bit EnableRopCallerCheck : Pos 6, 1 Bit AuditRopSimExec : Pos 9, 1 Bit EnableRopCimExec : Pos 9, 1 Bit EnableRopCimExec : Pos 9, 1 Bit AuditRopSimExec : Pos 9, 1 Bit AuditRopSimExec : Pos 9, 1 Bit EnableRopCtAddressFilter : Pos 10, 1 Bit AuditImportAddressFilter : Pos 11, 1 Bit DisableFageCombine : Pos 2, 1 Bit
+0x000	CetUserShadowStacks : Pos 14, 1 Bit
+0x000	AuditCetUserShadowStacks : Pos 15, 1 Bit
+0x000	AuditCetUserShadowStacksLogged : Pos 16, 1 Bit
+0x000	UserCetSetContextIpValidation : Pos 16, 1 Bit
+0x000	AuditUserCetSetContextIpValidation : Pos 18, 1 Bit
+0x000	AuditUserCetSetContextIpValidationLogged : Pos 19, 1 Bit
+0x000	CetUserShadowStackStrictMode : Pos 20, 1 Bit
+0x000	BlockNonCetBinaries : Pos 21, 1 Bit
+0x000	BlockNonCetBinaries : Pos 22, 1 Bit
+0x000	AuditBlockNonCetBinaries : Pos 23, 1 Bit
+0x000	AuditBlockNonCetBinaries : Pos 24, 1 Bit

図 **3-2** EPROCESS 構造体のメンバー Mitigation-Flags2 の各ビットのうち、Intel CET による緩和技 術に関係するフラグのみを赤枠で囲んで示した図

/* check MirigationFlags2Value.CetUserShadbwStacks */
if (((newProcess-Ofield_0x944 & 0x4000) == 0) ss
((ProcessContext == 0 || ((*(uint *)(ProcessContext + 4) s 0x8000) == 0)))) [
 /* set KTHREAD.CetUserShadowStack */
Thread->field_0x74 = Thread->field_0x74 | 0x100000;

図 **3-3** スレッド生成時に呼ばれる PspAllocateThread で EPROCESS の CetUserShadowStacks が有効な場 合、KTHREAD の CetUserShadowStack の該当するフ ラグも合わせて設定されることを示した図

下に示すのは EPROCESS 構造体の MitigationFlags2 の メンバーの内容である (図 3-2 を参照)。

図 3-2 では赤枠で SHSTK に関係するビットフラグ を示している。このフラグのうち CetUserShadowStacks が有効になっている場合、図 3-3 に示すように、ユーザー モードにおいて SHSTK が有効になり、スレッドの生成 時に KTHREAD のメンバーである CetUserShadowStack が 1 に設定される *¹。

また、図 3-4 で、KTHREAD 構造体には CetUserShadowStack に加え CetKernelShadowStack というフィール ドが存在することに注目してほしい。これについては

^{*1} ここで、EPROCESS 構造体のメンバーに見られるフラグが CetUserShadowStacks と複数形なのに対し、KTHREAD 構造体 に含まれるメンバーでは CetUserShadowStack と単数形となっ ている。スレッドごとにそれぞれ shadow stack を持つため、1 つのプロセスは複数の shadow stack を管理する。そのため、 EPROCESS 構造体では複数形、KTHREAD 構造体では単数形 となる。



+0x074 +0x074 +0x074 +0x074 +0x074 +0x074 +0x074 +0x074 +0x074	mpcuevespite . FOS 14, 1 Dir ReservedStackINUse : Pos 15, 1 Bit UnsPerforming5yscall : Pos 16, 1 Bit SuspendedWaitMode : Pos 18, 1 Bit GutperShadowStack : Pos 20, 1 Bit BypassProcessFreeze : Pos 20, 1 Bit CettersFladowStack : Pos 22, 1 Bit CettersFladowStack : Pos 22, 1 Bit		^
+0x074 +0x078 +0x078 +0x078 +0x078 +0x078 +0x078 +0x078 +0x078 +0x078 +0x078 +0x078 +0x078 +0x078 +0x078 +0x078 +0x078	Resolution of the second secon	3	~
lkd> dt	-b nt!_KTHREAD		-

図 **3-4** KTHREAD 構造体のメンバーに含まれる CetUserShadowStack と CetKernelShadowStack を示し た図

JZ XOR	LAB_1800afc81 EDX,EDX	
RDSSPD	EDX	Read current ssp
MOV	R9, gword ptr [RCX + 0x528]	Read next ssp
RSTORSSP	gword ptr [R9]	Validate restore token and restore context
SAVEPREVSSP SUB MOV	RDX,0x8 gword ptr (R&X + 0x5281.RD	Save previous ssp with restore context
107	geora per (nan i enerel),no	Nouve previous sap in concerc

図 3-5 kernelbase!SwitchToFiber における ssp のコン テキスト退避と復帰処理の逆アセンブル結果

後述するが、Black Hat Asia 2019 の結果 [14] から Windows が更新され、現在ではカーネル側でも SHSTK の サポートが進みつつある。

3.1.3 コンテキストスイッチ処理

OS 側ではコンテキストスイッチが起きた場合の対応 も合わせて行われている。コンテキストの退避処理は、 ssp を、XState と呼ばれるコンテキストを保持する構造 体のメンバーとして退避することで行われる [15]。

図 3-5 に示すのは kernelbase!SwitchToFiberContext と いう Fiber に実行を移す関数の一部だが、rdssp rdx によ り ssp の読み出し、rstorssp 及び saveprevssp による切り 替え先の ssp のコンテキストの設定、現在の ssp の退避 処理が行われている。

その他、syscall 実行時に呼ばれる nt!KiSystemCall64 関数においても、ユーザーモード実行時に保持していた ssp を一度退避する処理が見られる (図 3-6 を参照)。

そして sysret 命令によりカーネルモードからユーザー モードに復帰する過程においてその逆の処理が見られる (図 3-7)。

ここで、GS:[0x9260] と GS:[0x9268] はそれぞれユー ザーモードとカーネルモードの ssp の退避と復帰先が保

14041ac64 65 48	8b	MOV	RCX, qword ptr GS: [0x9268]
0c 25	68		
92 00	00		
14041ac6d 48 85	c9	TEST	RCX,RCX
14041ac70 74 Oc		JZ	LAB_14041ac7e
14041ac72 f3 Of	01 e8	SETSSBSY	
14041ac76 f3 Of	01 29	RSTORSSP	qword ptr [RCX]
14041ac7a f3 Of	01 ea	SAVEPREVSSP	

図 **3-6** ユーザーモードからカーネルモード遷移後、 ssp を退避する箇所の逆アセンブル結果

14041b4db	33	c9			XOR	ECX,ECX
14041b4dd	f3	48	0f		RDSSPD	ECX
	le	c9				
14041b4e2	65	4c	8b		MOV	R8,qword ptr GS:[0x9268]
	04	25	68			
	92	00	00			
				If (JserShadowStack enal	bled, restore its value
14041b4eb	49	83	c0	08	ADD	R8,0x8
14041b4ef	49	3b	c8		CMP	RCX,R8
14041b4f2	75	11			JNZ	LAB_14041b505
14041b4f4	65	48	8b		MOV	RCX,qword ptr GS:[0x9260]
	0c	25	60			
	92	00	00			
14041b4fd	f3	0f	01	29	RSTORSSP	qword ptr [RCX]
14041b501	f3	0f	01	ea	SAVEPREVSSP	

図 3-7 カーネルモードからユーザーモードに復帰す る直前、ssp を復帰する箇所の逆アセンブル結果



図 3-8 PspAllocateThread 関数で shadow stack 領域の初期化処理を行う箇所のデコンパイル結果

存されていると推察される。

3.1.4 shadow stack 領域の確保処理

Black Hat Asia 2019 の発表時点ではスレッド作成時に shadow stack 領域の確保処理が行われていないと報告さ れていた [14]。現在の Insider Preview ビルド Windows ではこの確保処理が行われ、ssp に確保した領域の先頭 が設定されるよう変更されている。

図 3-8 には、NtCreateUserProcess などから呼ばれ る ETHREAD 構造体の初期化処理を行う PspAllocateThread 関数の一部を示す。





図 **3-9** shadow stack 領域の確保および CON-TEXT_EX 構造体へのコンテキストの設定処理を行 う箇所のデコンパイル結果

ここで、CetUserShadowStacks フラグが有効の場合、 PspSetupUserShadowStack 関数が呼び出され、shadow stack 領域の確保と初期化処理が行われる (図 3-9 を 参照)。

PspSetupUserShadowStack では以下の処理が行われ る。それぞれ、上図の番号の処理内容に対応する説明を 記載している。

- shadow stack 領域の reserve と commit サイズを RtlCalculateUserShadowStackSizes により計算
- (2) (1) で計算したサイズ分を PspReserveAndCommitUserShadowStack により reserve して commit
- (3) (2) において確保した領域の stack のトップにあた る値を取り出し、コンテキストに値として設定
- (4) Initial TEB に shadow stack の境界にあたるアドレ スを代入

RtlCalculateUserShadowStackSizes は第1引数の INI-TIAL_TEB 構造体に含まれる情報から reserve と commit 時のサイズをそれぞれ計算する (図 3-10 を参照)。 shadow stack の reserve サイズと data stack のサイズを 同じに設定しているため、shadow stack が先に枯渇す ることはない。また、commit サイズがデータ stack の 1/10 程度と、物理メモリへの割り当てサイズは比較的小 さめに設定されている。

PspReserveAndCommitUserShadowStack は以下のよ うな関数シグニチャとなっており (ソースコード 3.1 を 参照)、第 4 引数と第 5 引数にそれぞれ shadow stack



図 **3-10** RtlCalculateUserShadowStackSizes 関数のデ コンパイル結果

の下限とベースアドレスを格納して返す。shadow stack は MmAllocateUserStack 関数により reserve されたの ち、ZwAllocateVirtualMemory により commit される (図 3-11 を参照)。

 $NTSTATUS \ PspReserveAndCommitUserShadowStack ($

In SIZE_T SizeOfShadowStackReserve,
In SIZE_T SizeOfShadowStackCommit,
In uint unknown,
Out PVOID *pShadowStackLimit,
Out PVOID *pShadowStackBase);
ソースコード 3.1 shadow stack 用のメモリを確保す
る PspReserveAndCommitUserShadowStack の関数シ
グニチャ

ここで図 3-11 に示すデコンパイル結果において ZwAllocateVirtualMemory 割り当て時のページ保護属 性が PAGE_READONLY になっていることに疑問を感 じられた方がいるかもしれない。Intel CET の仕様書 [4] によれば、

The shadow stack is protected from tamper through the page table protections such that regular store instructions cannot modify the contents of the shadow stack. To provide this protection the page table pro-



C.	Benomnije: PonBenerus AndrommittleerShadowStark - (ntockmlava) 😵 🗈 📝 🏜 👻 🗙
7	
17	SizeOfShadowStackCommit_local = 0;
18	SnadowStackAddrUpdated_local = (PVOLD) 0x0;
19	II (((UX40 < param_3))) (SizeUrShadowstackkeserve < UX3000))))
20	((SizeOfShadowStackReserve & Oxff) != 0))
21	(((SizeUIShadoWStackCommit < UX1000 ((SizeUIShadoWStackCommit & UXIII) != 0))
22	(SizeOfShadowStackReserve - 0x2000 < SizeOfShadowStackCommit)))) {
23	return -0x3ffffff3;
24	1
25	ShadowStackAddr_local = (PVOID)0x0;
26	local_58 = 0;
27	SizeOfShadowStackReserve temp = SizeOfShadowStackReserve;
28	/* Reserve memory for Shadow Stack */
29	UserStackAllocationSuccess =
30	<pre>MmAllocateUserStack(sShadowStackAddr_local,0,sSizeOfShadowStackReserve_temp,param_3,1);</pre>
31	ShadowStackAddr2_local = ShadowStackAddr_local;
32	SizeOfShadowStackReserve_temp2 = SizeOfShadowStackReserve_temp;
33	if (-1 < UserStackAllocationSuccess) {
34	local_58 = 0x1000;
35	<pre>/* Update Shadow Stack position (subtracted by pagesize) */</pre>
36	ShadowStackAddrUpdated_local =
37	(PVOID) ((longlong)ShadowStackAddr_local +
38	<pre>SizeOfShadowStackReserve_temp + (-0x1000 - SizeOfShadowStackCommit));</pre>
39	SizeOfShadowStackCommit local = SizeOfShadowStackCommit;
40	/* Commit memory for Shadow Stack */
41	<pre>status = ZwAllocateVirtualMemory</pre>
42	((HANDLE)0xffffffffffffffffffffffffffffffffffff
43	<pre>&SizeOfShadowStackCommit_local,0x1000,PAGE_READONLY);</pre>

図 **3-11** PspReserveAndCommitUserShadowStack 関数内で shadow stack の reserve と commit を行なって いる箇所のデコンパイル結果

tections are extended to support an additional attribute for pages to mark them as "Shadow Stack" pages.

となっており、shadow stack には専用のページ保護属性 が割り当てられるとの記載がある。これについては暫定 的に PAGE_READONLY に設定し、今後新規に属性を 追加しそれに変更するなどの可能性が考えられるが、詳 細は現時点では不明である。

最後に、現時点では x86 アプリケーションに対し shadow stack による脆弱性緩和策が講じられていない点 を補足しておく。図 3-12 に示すように、EPROCESS->WOW64Process が null とならない x86 アプリケーショ ンのプロセスの場合、PspSetupUserShadowStack 関数の 呼び出しがそもそも行われず、緩和策は無効となってい る。x86 アプリケーションは現状まだ広く用いられてい ること、また Intel CET は 32bit mode でも動作可能であ ることから、近く実装されることが考えられる。

3.1.5 kernel shadow stack

第 3.1.2 章で述べたとおり、カーネル側での shadow stack 対応も進みつつある。

KiCreateKernelShadowStack という関数が追加されて おり、KTHREAD 構造体の初期化処理を行う KeInit-Thread においてこの関数の呼び出しが行わ れている (図 3-13 を参照)。また、KTHREAD 構造体にも KernelShadowStack や KernelShadowStackInitial などカー ネルモード実行時に使われる shadow stack の境界やサ



図 **3-12** x86 アプリケーションのプロセスの場合、 EPROCESS->WOW64Process は null ではなく、PspSetupUserShadowStack 関数が call されないことを示し た箇所

<pre>if ((KiKernelCetEnabled == '\0') </pre>	
(Thread->field_0x74 = Thread->field_0x74 0x400000,	(param_10 & 1) != 0)) {
AB_1409f3508:	
*(byte *)&Thread->field_0x7e = *(byte *)&Thread->field	1_0x7e & 0x88 8;
if (KeHeteroSystem != 0) {	
Thread->SystemHeteroCpuPolicy = (uchar)KiDefaultHete	eroCpuPolicy;
}	
<pre>p_Varl1 = Thread;</pre>	
<pre>KeAbInitializeThreadState((longlong)Thread);</pre>	
<pre>*(undefined8 *)Thread->field_0x370 = uVar15;</pre>	
<pre>*(undefined8 *)Thread->field_0x3f0 = uVar15;</pre>	
KiInitializeContextThread((longlong)p_Varll,param_3,pa	aram_4,param_5,param_6);
<pre>puVar13 = (undefined *)0x0;</pre>	
}	
else	
<pre>else { stat = KiCreateKernelShadowStack_();</pre>	
<pre>else { stat = KiCreateKernelShadowStack_(); puVarl3 = (undefined *)(stat & 0xffffffff); }</pre>	
<pre>else { stat = KiCreateMernelShadowStack_(); puVarl3 = (undefined *)(stat & 0xffffffff); if (-1 < (int)stat) {</pre>	
<pre>else { stat = KiCreateKernelShadowStack_(); puVarl3 = (undefined *)(stat & 0xffffffff); if (-1 < (int)stat) { cVarl4 = (char)uVarl5; } }</pre>	
<pre>clse { stat = KiCreateKernelShadowStack_(); puVarl3 = (undefined *)(stat & 0xfffffff); if (-1 < (int)stat) { cVarl4 = (char)uVarl5; Thread->KernelShadowStack = (void *)0x0; } }</pre>	
<pre>else { stat = KiCreateKernelShadowStack_(); puVarl3 = (undefined *)(stat & 0xfffffff); if (-1 < (int)stat) { CVarl4 = (char)uVarl5; Thread->KernelShadowStack = (void *)0x0; * (undefined **) &Thread->KernelShadowStackInitial =</pre>	DAT_00000008;
<pre>else { stat = KiCreateKernelShadowStack_(); puVarl3 = (undefined *)(stat & 0xfffffff); if (-1 < (int)stat) { cVarl4 = (char)uVarl5; Thread->KernelShadowStack = (void *)0x0; *(undefined **)&Thread->KernelShadowStackInitial = . Thread->KernelShadowStackBase = (void *)0x0; } }</pre>	DAT_0000008;
<pre>clse { stat = KiCreateKernelShadowStack_(); puVarl3 = (undefined *)(stat & 0xfffffff); if (-1 < (int)stat) { cVarl4 = (char)uVarl5; Thread->KernelShadowStack = (void *)0x0; *(undefined **)sThread->KernelShadowStackInitial = . Thread->KernelShadowStackBase = (void *)0x0; Thread->KernelShadowStackLimit = (void *)0x0; Thread->KernelShadowStackLimit = (void *)0x1; Thread->KernelShadowStackLimit = (void *)0x1;</pre>	IDAT_00000008;
<pre>else { stat = KiCreateKernelShadowStack_(); puVarl3 = (undefined *)(stat & 0xfffffff); if (-1 < (int)stat) { cVarl4 = (char)uVarl5; Thread->KernelShadowStack = (void *)0x0; *(undefined **)sThread->KernelShadowStackBase = (void *)0x0; Thread->KernelShadowStackLimit = (void *)0x0; Thread->KernelShadowStackLimit = (void *)0x0; Thread->KernelShadowStackLimit = (void *)0x0; Thread->KernelShadowStackLimit = (void *)0x1fffffff; goto LBB_1409f3308; } }</pre>	DAT_0000008;
<pre>clse { stat = KiCreateKernelShadowStack_(); puVarl3 = (undefined *)(stat & 0xfffffff); if (-1 < (int)stat) { Cvarl4 = (char)vVarl5; Thread->KernelShadowStack = (void *)0x0; * (undefined **)SThread->KernelShadowStackKinital = . Thread->KernelShadowStackBe = (void *)0x0; Thread->KernelShadowStackLimit = (void *)0x0; Thread->KernelShadowStackLimit = (void *)0x0; } }</pre>	<pre>SDAT_0000008; ffffd000;</pre>
<pre>clse { stat = KiCreateKernelShadowStack_(); puVarl3 = (undefined *)(stat & 0xfffffff); if (-1 < (int)stat) { cVarl4 = (char)uVarl5; Thread->KernelShadowStack = (void *)0x0; *(undefined **)sThread->KernelShadowStackInitial =, Thread->KernelShadowStackBase = (void *)0x0; Thread->KernelShadowStackLimit = (void *)0xfffffff; goto LAB_1409f3508; } }</pre>	DAT_00000008;
<pre>clse { stat = KiCreateKernelShadowStack_(); puVarl3 = (undefined *)(stat & 0xfffffff); if (-1 < (int)stat) { cVarl4 = (char)uVarl5; Thread->KernelShadowStack = (void *)0x0; *(undefined **)&Thread->KernelShadowStackInitial = , Thread->KernelShadowStackEamet = (void *)0x0; Thread->KernelShadowStackLimit = (void *)0xfffffff; goto LAB_1409f3500; } } f (-1 < (int)puVarl3) { </pre>	DAT_0000008; ffffd000;
<pre>else { stat = KiCreateKernelShadowStack_(); puVarl3 = (undefined *)(stat & 0xfffffff); if (-1 < (int)stat) { cVarl4 = (char)uVarl5; Thread->KernelShadowStack = (void *)0x0; * (undefined **)&Thread->KernelShadowStackDase = (void *)0x0; Thread->KernelShadowStackLimit = (void *)0xfffffff; goto LAB_1409f3500; } } if (-1 < (int)puVarl3) { return puVarl3; }</pre>	:DAT_0000008; ffffd000;
<pre>clse { stat = KiCreateKernelShadowStack_(); puVarl3 = (undefined *)(stat & 0xfffffff); if (-1 < (int)stat) { cVarl4 = (char)VVarl5; Thread->KernelShadowStack = (void *)0x0; *(undefined **)sThread->KernelShadowStackInitial = . Thread->KernelShadowStackEase = (void *)0x0; Thread->KernelShadowStackLimit = (void *)0xfffffff; goto LAB_1409f3508; } } f (-1 < (int)puVarl3) { return puVarl3; } </pre>	:DAT_00000008; ffffd000;

図 **3-13** KiCreateKernelShadowStack 関数の呼び出し 箇所のデコンパイル結果

イズ情報を保持するメンバーが追加されている。さら に、KeInitThread 関数において初期化処理が見られる。

残念ながら、KiCreateKernelShadowStack はまだ実装 されておらず、常にステータスコードとして 0xc0000002 (STATUS_NOT_IMPLEMENTED)を返す。実際に確保 されるサイズやどういった権限で確保されるのかは現在 のところ不明であるが、TYPE_OF_MEMORY *2にはす

*² MEMORY_ALLOCATION_DESCRIPTOR のメンバー Memo-



LoaderSkMemory = 0n36 LoaderSkFirmwareReserved = 0n37 LoaderIoSpaceMemoryZeroed = 0n38 LoaderIoSpaceMemoryFree = 0n39 LoaderIoSpaceMemoryKsr = 0n40 LoaderKernelShadowStack = 0n41 LoaderMaximum = 0n42

図 **3-14** TYPE_OF_MEMORY に追加された LoaderKernelShadowStack 変数

でにカーネル用の shadow stack 領域を示す変数が追加 されるなど、実装が現在も進行中と推察される (図 3-14 を参照)。

3.2 Intel CET IBT

Linux ではすでに Intel CET IBT のサポートが行われ ている。また、コンパイラについても GCC version 8 以 降ではすでにサポート済みであり、関数の先頭に endbr 命令が自動的に追加される。以下のソースコード 3.2 に 例を示す。

```
<__cxa_finalize@plt >:
    endbr64 ; <-----
    bnd jmp QWORD PTR [rip+0x2fad]
                                              ; 3 ff 8
          <__cxa_finalize@GLIBC_2.2.5>
           DWORD PTR [rax+rax*1+0x0]
    nop
<main >:
    endbr64 ; <----
            rsp ,0 x8
    sub
            rdi ,[ rip+0xf95 ]
    lea
            1050 <puts@plt>
    c all
    xor
            eax, eax
    add
            rsp,0x8
    ret
< start >:
    endbr64 ; <-----
            ebp, ebp
    xor
    mov
            r9.rdx
            r s i
    pop
            rdx, rsp
    mov
            rsp,0xfffffffffffffff
    and
    push
            rax
    push
            rsp
            r8,[rip+0x146]
    lea
    lea
            rcx ,[ rip+0xcf ]
```

ryType において使われる列挙体であり、各メモリの使用用途を ローダに示すために用いられる。

```
lea rdi,[rip+0xffffffffffffffb8] # 1060 <
  main>
```

```
call QWORD PTR [rip+0x2f32] # 3fe0 <
    __libc_start_main@GLIBC_2.2.5 >
hlt
nop
ソースコード 3.2 endbr 命令が関数の先頭に追加され
た逆アセンブル結果の例
```

上記アセンブリに矢印で示しているが、関数の先頭 全てに endbr64 という命令が追加されていることが わかる。これにより、関数分岐命令の分岐先が全てこ の endbr64 始まりのもののみに制限され、JOP など の forward-edge control flow hijacking に利用可能なガ ジェットが制限される。

標準ライブラリにおいても Intel CET IBT はサポート されており、関数の先頭全てにおいて endbr 命令が挿入 され、分岐先が制限されている。Linux カーネル側でも すでにサポートが行われており、IBT 未サポートの共有 ライブラリの関数を呼び出した時の誤検知の対策も実装 され、積極的な導入が進んでいる [16]。

一方、Windows では IBT のサポートは発表されてい ない。おそらく CFG の後継である xFG として

- 1. 間接分岐命令の分岐先が信頼できるアドレスである こと
- 2. 関数呼び出しの場合、呼び出し先の関数シグニチャ が一致すること

の 2 点を確認する緩和技術を実用化しつつあるこ と [17]、実用化できれば xFG が IBT より強い緩和 策として機能することが関係していると考えられる。

ちなみに、Arm BTI については Intel CET IBT をベー スに Linux でのサポートが進行している [18]。

3.3 Arm PAC

3.3.1 iOS / macOS におけるサポート状況

Arm PAC は iOS / macOS においてすでにサポートさ れており、カーネル空間とユーザー空間の双方におい て Arm PAC による防御が有効になっている。去年発表 された Apple Silicon 搭載の Mac においても Arm PAC による脆弱性緩和技術の導入が発表されており [19]、 Apple 社製品には今後広く普及することが予想される。 コンパイラでもすでに Clang においてサポートされ





図 3-15 sign_thread_state 関数の逆アセンブル結果 (文献 [20] から転載)

ており、mbranch-protection=pac-ret オプション付きで コンパイルすると、lr の上位ビットに PAC を挿入する 処理が見られる。

iOS ではその他、関数ポインタにも PAC を挿入する処 理が導入されており、forward-edge control flow hijacking への対策も施されている。また、スレッドのコンテキ ストが改竄されていないことを保証する用途でも Arm PAC が利用されている。以下文献 [20] の発表からの引 用となるが、machine_thread_create というスレッド作成 関数に sign_thread_state という関数の呼び出しが見られ る。この関数は pc、cpsr、lr の 3 つのレジスタを使った 認証コードを生成し、コンテキストに格納する (図 3-15 を参照)。

そして、復帰時には pc、cpsr、lr の値を用い再度認証 コードを生成し、コンテキストに保存されている値と一 致することを確認する。これにより、コンテキストが改 竄されていないことを保証する。

3.3.2 Windows におけるサポート状況

本文書の執筆現在、Microsoft から公式にアナウンス はされていないが、Windows でも Arm PAC の将来的な サポートを示唆する処理が加えられている。

図 3-16 は、WinDbg 上で EPROCESS 構造体の メンバー MitigationFlags2 を表示したものである。 PointerAuthUserIp、AuditPointerAuthUserIp、AuditPointerAuthUserIpLogged の 3 つの新しいフラグが追加され ていることがわかる。

その他 ntoskrnl には KePointerAuthEnabled や Ke-PointerAuthSupported など Arm PAC サポートの有無、 機能の有効と無効化を管理するフラグが追加されてお り、ID_AA64ISAR1_EL1 レジスタ (実装されている命 令セットを管理するシステムレジスタである。各ビッ トマップの意味は 図 3-17 を参照) にアクセスし、こ れらのフラグを更新する処理が追加されている。これ は ntoskrnl の entry ポイントから呼ばれる KiInitialize-



図 **3-16** EPROCESS 構造体のメンバー Mitigation-Flags2 に含まれる Arm PAC に関係すると推察される フラグ

Field descriptions

The ID_AA64ISAR1_EL1 bit assignments are:

図 3-17 ID_AA64ISAR1_EL1 のビットマップの各 フィールド (文献 [21] より転載)

BootStructure を介して KiInitializePointerAuth において 行われる。

KiInitializePointerAuth の最初の処理を少し紐解いて みる。図 3-18 では ID_AA64ISAR1_EL1 レジスタの APA へのアクセス (図 3-18 における (1) の箇所) と API へのアクセス (図 3-18 における (2) の箇所) が見られる。

KiInitializePointerAuth で は 、ま ず ID_AA64ISAR1_EL1 のビットを一通り調べたの ち、プロセッサが Arm PAC をサポートしている 場合、グローバル変数の KePointerAuthEnabled と KePointerAuthSupported を有効にする (図 3.3.2 を 参照)。

現時点では Arm PAC に関する処理はこれ以上見つか らない。しかし、今後 OS レベルでサポートされる可能 性は高いと考えられ、実装が進むと予想される。





void Kilnit	tializePointerAuth(uint param_1,longlong param_2)		
r			
ulonglong	g uVarl:		
ulonglong	g uVar2:		
byte bVai	r3:		
uint garr	ma implemated:		
uVarl = (<pre>cRead_8(id_aa64isarl_ell);</pre>		
	/* Indicates whether QARMA or Architected a:	lgorithm is	s implemented in the PE for
	address authentication */		
garma imp	plemated = 0;		
if ((uVa)	r1 >> 4 & 0xf) != 0) {		
garma_i	implemated = 3;	(1)	
}		· · · ·	
uVar2 =	<pre>(ulonglong)qarma_implemated;</pre>		
uVarl = 0	cRead_8(id_aa64isarl_ell);		
bVar3 =	(byte)garma_implemated;		
	/* Indicates whether an IMPLEMENTATION DEFIN PE for address authentication */	NED algori:	thm is implemented in the
if ((uVa)	rl >> 8 & 0xf) != 0) {		
if ((ga	arma_implemated & 1) != 0) {		
	/* WARNING: Subroutine does not return */		
KeBug	gCheck2(0x5d,9,0,0,0,0);	(2)	
}		(2)	
bVar3 =	= bVar3 1;		
uVar2 =	= (ulonglong)bVar3;		
}			

図 **3-18** ID_AA64ISAR1_EL1 レジスタの APA と API にアクセスする箇所のデコンパイル結果

図 **3-19** KiInitializePointerAuth 関数内で KePointer-AuthEnabled などのフラグを有効にする箇所のデコン パイル結果

3.4 Arm MTE

すでに Linux v5.4 ではシステムコール時に渡すポイン タとして tagged pointer を取れるよう AArch64 Tagged Address ABI が新しく追加されている。Arm MTE の ユーザー空間におけるタグチェック機能の実装は Linux v5.10 でマージされている [22]。

Android では Linux kernel v5.4 でマージされた AArch64 Tagged Address ABI のパッチを 4.14 (Pixel 4) 以降ですでに含んでおり、heap 領域の memory tagging もすでにサポートしている。これは scudo という Android で用いられているメモリアロケータを介して提 供されており [23]、malloc 実行時の tagging と free 時の tagging がそれぞれ実装されている。

また、stack 領域についてもサポートが行われており、 stack に確保された変数それぞれについてタグを割り当 てる処理が関数プロローグに出力される。例えば、以下 のソースコード 3.3 を考える。

#include <stdio.h>

```
__attribute__((noinline))
void func(int id) {
    int x = 10;
    char buffer[10] = {};
    for (int i = 0; i < 10; i++) buffer[i] =
        0;
        printf("%p_%p\n", &x, &buffer[id]);
}
int main(int argc, char* argv[]) {
    func(argc);
}

y-スコード 3.3 Arm MTE による stack 領域の
    memory tagging を確認するためのサンプルコード</pre>
```

func は int 型の変数と char 型の要素数 10 の配列の 2 つを stack 領域に確保し、それぞれのアドレスを標準出 力に出力する。

Arm MTE を有効にしてコンパイルすると、x と buffer という領域それぞれに別のタグを割り当てる処理が見ら れる。実際、-march=armv8+memtag -fsanitize=memtag を有効にし、Clang でコンパイルした結果を示すと、ソー スコード 3.4 のように stack 上の変数にタグを付与する 処理が見られる。

```
<func >:
```

sub sp, sp, #0x30 ; stack フレーム			
を生成			
stp x29, x30, [sp, #32]			
irg x8, sp ; x8 に sp の値			
をコピーし、タグを挿入			
; C 言語のソースコードにおける変数 x を指す			
ポインタにタグを付与			
addg x1, x8, #0x10, #0x0			
; C 言語における変数 buffer を指すポインタに			
タグを付与			
; (ただし、変数 x に付与したものとは別のタグ			
になるように設定)			
addg x8, x8, #0x0, #0x1			
add x2, x8, w0, sxtw			
adrp x0, 400000 <_init -0x418>			
mov w9, #0 x a			
add x0, x0, #0x698			
add x29, sp, #0x20			
; x9 xzr の 2 つのデータを x1 にストアし、x1			
に付与されたタグも合わせてストア			
; 格納するアドレスを指すレジスタに存在するタ			
グをタグ付きメモリにストア (この場合 x1			
)			
stgp x9, xzr, [x1]			
; x8 が指すアドレスに O をストアし、x8 に付			
与されたタグも合わせてストア			



```
stzg x8, [x8]
bl 400480 <printf@plt>
ldp x29, x30, [sp, #32]
stg sp, [sp]
stg sp, [sp, #16]
add sp, sp, #0x30
ret
ソースコード 3.4 Arm MTE による stack 領域の
memory tagging 処理を示すアセンブリコード
```

アセンブリにコメントとして示しているが、処理の概 要は次のようになる。

- irg 命令により、sp にタグを付与したポインタを生成 (x8 に代入)
- addg 命令により、stack 上での格納先アドレスを作成した後、タグを付与 (この時、変数 x と buffer に付与されるタグの値はそれぞれ異なるように設定)
- sgtp 命令と stzg 命令によりタグとデータの両方を ストア

タグの付与が必要になるため、実行すべき命令数が若 干増加する。上記プログラムの場合には、stack に保持 する変数が比較的少ないため、さほど命令数が増えるわ けではない。MTE 有効と無効の場合でそれぞれ 16 命 令と 18 命令となっている。しかし、stack に保持する変 数が多くなる場合にはその限りではなく、命令数増加に よるパフォーマンス低下の可能性がある。



4. バイパス手法の研究

Arm PAC と Intel CET を除き、これらの脆弱性緩和 技術を実際に搭載した CPU は執筆現在出回っておら ず、バイパス手法の研究は十分に行われていない。Arm PAC については、先述したとおり Apple A12 Bionic 以 降の CPU に実装され、iOS に Arm PAC を使った緩和 策が実装されている。そのため、実機を用いてバイパス 手法についての研究が行われている。成果は Black Hat USA 2020 [20] で発表されるなど、研究は活況を呈して いる。

カーネル側で使われている Arm PAC バイパスにつ いては Google Project Zero チームによりブログ [6] と Black Hat USA 2020 [20] で発表されている。また、ユー ザーランドの PAC バイパスについても DEF CON 27 に おいて発表されている [24]。

ここではユーザーランドの PAC バイパスの研究 [24] について簡単に概要を紹介する。

PAC バイパスでは auth に成功する PAC を偽装する必 要がある。PAC の入力として与えるのは、対象のポイ ンタ、コンテキスト、キー の3つになる。このうちコ ンテキストとキーの2つが推定できれば PAC を偽造で き、auth 系の命令実行時に無効なポインタが生成される ことからバイパスに成功する。

まず、コンテキストの値の推定については iOS は関 数ポインタを null コンテキストで認証コードを生成す るよう実装しているため必要ない。

次にキーについては Arm PAC で使えるキーのうち A-key (関数ポインタの認証コードの生成で使われるも の)が複数のユーザープロセスで使いまわされることが 報告されている。そのため、キーの値は推定できない が、差し替え対象となる関数ポインタの認証コードを生 成し、PAC 付きポインタの偽造は可能である。

PAC の偽造を防ぐ意味では各プロセスで異なる PAC キーを使うべきだが、COW による最適化を優先しこの ような処置が取られている。仮に A-key において各プ ロセスで異なるキーを用いた場合、共有ライブラリに含 まれる関数ポインタを認証コードがプロセスごとに異な る。そのため、COW による最適化が行えず、プロセス ごとに共有ライブラリのコピーを作る必要がある。この コピー生成のコストを削減する目的で A-key は複数プ ロセスで同じ値が共有されている。



5. まとめと今後の展望

Intel と Arm において近年採用が進みつつある CPU レベルの脆弱性緩和技術の紹介と各 OS 及びコンパイラ におけるサポート状況について紹介した。実機として出 回っているものはまだ少ないものの、すでに積極的な導 入が始まっている。オーバーヘッドが大きすぎるがた めに、コンパイラやカーネルといった低レイヤーのソフ トウェアレベルでの実装が困難だった強力な緩和策を、 CPU レベルというさらに低レイヤーで実装し実用化し ていると言える。

一方、冒頭でも述べたとおり、脆弱性緩和技術と攻略 技術は常にイタチごっこの関係にあり、強力な緩和策で あってもバイパスされうることを念頭におく必要があ る。実際、第4章で述べたとおり、CPU レベルの脆弱 性緩和技術も、OS 側の実装の問題でバイパスされる可 能性がある。OS を常に最新の状態に保っておくことが 今後も重要である。



参考文献

- [1] Robert C Seacord. Secure Coding in C and C++ (2nd Edition). Pearson Education, 2013.
- [2] Erik Buchanan, Ryan Roemer, Stefan Savage, and Hovav Shacham. Return-oriented Programming: Exploitation without Code Injection. In *Black Hat USA*, 2008.
- [3] Control Flow Guard Win32 apps | Microsoft Docs. https://docs.microsoft.com/en-us/windows/win32/ secbp/control-flow-guard. (Accessed on 12/25/2020).
- [4] Intel Corporation. Control-flow Enforcement Technology Specification, 2019.
- [5] Arm Limited or its affiliates. Providing protection for complex software, 2020.
- [6] Project Zero: Examining Pointer Authentication on the iPhone XS. https://googleprojectzero.blogspot. com/2019/02/examining-pointer-authentication-on.html. (Accessed on 08/30/2020).
- [7] Volodymyr Kuznetzov, László Szekeres, Mathias Payer, George Candea, R Sekar, and Dawn Song. Code-pointer integrity. In *The Continuing Arms Race: Code-Reuse Attacks and Defenses*, pp. 81–116. 2018.
- [8] WIN04-C. Consider encrypting function pointers SEI CERT C Coding Standard Confluence. https://wiki. sei.cmu.edu/confluence/display/c/WIN04-C.+Consider+encrypting+function+pointers. (Accessed on 09/01/2020).
- [9] Tencent Security Xuanwu Lab. Return Flow Guard Tencent Security Xuanwu Lab. https://xlab.tencent. com/en/2016/11/02/return-flow-guard/, 2016. (Accessed on 12/25/2020).
- [10] Joe Bialek. The Evolution of CFI Attacks and Defenses. In OffensiveCon, 2018.
- [11] Sami Tolvanen. Google online security blog: Protecting against code reuse in the linux kernel with shadow call stack. https://security.googleblog.com/2019/10/protecting-against-code-reuse-in-linux_30. html. (Accessed on 12/25/2020).
- [12] Trend Micro. Exploring control flow guard in windows 10, 2015.
- [13] LKML: Yu-cheng Yu: [PATCH v10 00/26] Control-flow Enforcement: Shadow Stack. https://lkml.org/lkml/ 2020/4/29/1364. (Accessed on 09/27/2020).
- [14] Bing Sun and Jin Liu. How to Survive the Hardware-assisted Controlflow Integrity Enforcement. In *Black Hat Asia*, 2019.
- [15] Yarden Shafir and Alex Ionescu. R.I.P ROP: CET Internals in Windows 20H1. https://windows-internals. com/cet-on-windows/, 2020. (Accessed on 08/28/2020).
- [16] Control Flow Enforcement Part (4) [LWN.net]. https://lwn.net/Articles/758252/. (Accessed on 08/30/2020).
- [17] David Weston. Advancing Windows Security. In Bluehat Shanghai, 2019.
- [18] arm64: ARMv8.5-A: Branch Target Identification support [LWN.net]. https://lwn.net/Articles/789370/. (Accessed on 08/30/2020).
- [19] Explore the new system architecture of Apple Silicon Macs WWDC 2020. https://developer.apple.com/



videos/play/wwdc2020/10686/. (Accessed on 08/30/2020).

- [20] Brandon Azad. iOS Kernel PAC, One Year Later. In Black Hat USA, 2020.
- [21] Arm Limited or its affiliates. Arm® Architecture Reference Manual Armv8, for Armv8-A architecture profile, 2020.
- [22] The Arm64 memory tagging extension in Linux [LWN.net]. https://lwn.net/Articles/834289/. (Accessed on 01/13/2021).
- [23] scudo: Add initial memory tagging support. https://reviews.llvm.org/D70762. (Accessed on 08/30/2020).
- [24] Xiaolong Bai. Xiaolong Bai HackPac Hacking Pointer Authentication in iOS User Space. In DEF CON 27, 2019.

株式会社FFRIセキュリティ

株式会社FFRIセキュリティは、日本発のサイバーセキュリティをリードする専門家集団です。国際的なセキュ リティカンファレンスでの研究発表実績もある世界トップレベルのサイバーセキュリティ専門家集団が、 先進的な調 査研究により、今後予想される脅威を先読みし、一歩先行くコンセプトで製品・サービスを展開しています。

©2021 FFRI Security, Inc. All rights reserved.

本書の著作権は、当社に帰属し、日本の著作権法及び国際条約により保護されています。本書の一部あるいは全部 について、著作権者からの許諾を得ずに、いかなる方法においても無断で複製、翻案、公衆送信等する事は禁じられ ています。

当社は、本書の内容につき細心の注意を払っていますが、本書に記載されている情報の正確性、有用性につき保証 するものではありません。

株式会社FFRIセキュリティ

〒100-0005 東京都千代田区丸の内3丁目3番1号 新東京ビル2階

E-mail: research-feedback[at]ffri.jp URL:https://www.ffri.jp/

